FPGA的配置引脚说明.doc

FPGA 配置引脚说明 FPGA（Field-Programmable Gate Array，现场可编程门阵列）是一种基于 SRAM 编程的芯片，每次上电时都需要从外部存储设备中读取编程数据重写入 SRAM 中。FPGA 的加载模式主要有四种：PS 模式（被动串行加载模式）、AS 模式（主动串行加载模式）、PP 模式（被动并行加载模式）和 BS 模式（边界扫描加载模式）。 在 PS 模式下，FPGA 通过外部时钟信号 CCLK 从外部存储设备中读取逻辑信息，并由外部微控制器提供支持。在 AS 模式下，FPGA 主动从外部存储设备中读取逻辑信息，CCLK 信号由 FPGA自身提供。在 PP 模式下，外部设备通过 8bit 并行数据线对 FPGA 进行逻辑加载，CCLK 信号由外部提供。在 BS 模式下，FPGA 通过边界扫描来加载逻辑信息。 在 FPGA 的配置引脚中，CONFIG_DONE 是加载完成指示输出信号，nSTATUS 是芯片复位完成状态信号，nCE 是芯片使能管脚，nCEO 是使能输出信号，nCONFIG 是启动加载输入信号，DCLK 是加载数据参考时钟，DATA0 是加载数据输入，MSEL[0:3] 是加载模式配置管脚。 在 FPGA 的加载流程中，CPU 或扩展 I/O 端口将 FPGA 的 nCONFIG 管脚驱动为低，通知 FPGA 去加载逻辑信息，然后 FPGA 将从外部存储设备中读取逻辑信息，并将其写入 SRAM 中。 FPGA 的加载模式配置管脚 MESL[0..3] 可以选择不同的加载模式。不同的 FPGA 厂商对 PS 加载模式的实现也存在一些差异，例如 Altera 公司的 FPGA 产品 PS 加载接口定义为 CONFIG_DONE、nSTATUS、nCE、nCEO、nCONFIG、DCLK 和 DATA0 等。 在实际应用中，FPGA 的加载模式需要根据具体情况选择，例如对于逻辑规模小，对加载速度要求不高的 FPGA 加载场合，可以选择 PS 模式，而对于逻辑规模较大，对加载速度要求较高的 FPGA 加载场合，可以选择 PP 模式。 FPGA 的配置引脚说明是非常重要的，了解 FPGA 的加载模式和配置引脚的作用对于 FPGA 的应用和设计非常重要。