Microblaze Partial Reconfiguration.docx

Microblaze Partial Reconfiguration是FPGA设计中的一种高级技术，它允许在系统运行时动态地更新和替换 FPGA 内部的部分逻辑，而无需完全重新配置整个芯片。在本设计文档中，重点是利用Xilinx的Vivado工具进行Microblaze软核处理器的动态可重配置，以实现不同的闪灯程序。 1. **Vivado工程设置**： Vivado工程包含了Microblaze的基础设计，需要用到DDR4存储器和axi_hwicap IP核，这两个IP是Microblaze与外部世界交互的关键组件。工程内有两个部分重配置（Partial Reconfiguration, PR）区域，分别对应快慢点灯和左右移流水灯。此外，还有一个静态的闪灯程序。 2. **创建工程**： 创建的工程基于Zynq7000的最小系统，但不包含可重配置模块。工程中有两个PR区域，分别用于快慢点灯和左右移流水灯效果。 3. **Synthesis流程**： 完成综合（Run Synthesized）后，导出硬件信息，但不包括比特流（bitstream），接着打开综合后的设计。 4. **保存Checkpoints**： 使用`write_checkpoint`命令保存整个工程和特定cell的checkpoint，便于后续替换和重配置。 5. **替换可重配模块**： 在顶层文件中，将快慢点灯的cell替换为慢速点灯，将左右移流水灯的cell替换为向右移位。 6. **设置部分可重配属性**： 使用`set_property`命令将相关cell标记为可重配置，并确保DON’T_TOUCH属性被选中，防止这些模块在后续设计流程中被改动。 7. **定义Pblock范围**： Pblock是部分重配置的区域，需根据需要定义合适的资源范围，并在属性中勾选RESET_AFTER_RECONFIG以在重配置后复位，SNAPPING_MODE设为ON以保持与现有设计对齐。 8. **DRC检查**： 运行Design Rule Check (DRC)，确保部分重配置的设计满足Xilinx的规则。 9. **后续设计流程**： 继续进行优化设计（opt_design）、布局（place_design）和布线（route_design）步骤，然后保存Pblock的checkpoint。 10. **使用black_box替换cell**： `update_design -cell inst_blink -black_box`命令用于在设计中将指定cell用黑盒（black_box）表示，意味着这部分设计将在运行时由外部比特流提供。 11. **生成比特流**： 生成用于部分重配置的比特流文件，这将允许在系统运行时动态加载新的逻辑。 通过这样的流程，Microblaze系统能够灵活地在运行时切换不同的功能，比如改变闪灯模式，提高了设计的灵活性和效率。这种技术在需要实时更新或动态调整功能的嵌入式系统中尤其有用，例如在物联网设备、实时数据处理和自适应系统中。