电气工程系统仿真实训
DDS 波形发生器设计与仿真
姓名：
班级：
学号：
1. DDS 波形发生器整体结构框图，并简要介绍其有哪几部分组成
DDS 波形发生器一般由相位累加器、波形存储器、数模转换器及低通滤波器组成。
其中相位累加器由 N 位加法器与 N 位寄存器构成。每个时钟周期的时钟上升沿，
加法器就将频率控制字与累加寄存器输出的相位数据相加，相加的结果又反馈至累加寄存
器的数据输入端，以使加法器在下一个时钟脉冲的作用下继续与频率控制字相加。这样，
相位累加器在时钟作用下，不断对频率控制字进行线性相位累加。即在每一个时钟脉冲输
入时，相位累加器便把频率控制字累加一次。相位累加器输出的数据就是合成信号的相
位。相位累加器输出的数据，作为波形存储器的相位采样地址，这样就可以把存储在波形
存储器里的波形采样值经查表找出，完成相位到幅度的转换。波形存储器的输出数据送到
D/A 转换器，由 D/A 转换器将数字信号转换成模拟信号输出。
2. DDS 波形发生器设计代码（Verilog）
module DDS(
input sys_clk, //时钟 50HZ，周期 20ns
input sys_rst,
output wire [11:0] data_sin,
output wire [11:0] data_square,
output wire [11:0] data_triangular,
output wire [11:0] data_stw
);
reg [11:0] addr;
always @(posedge sys_clk or negedge sys_rst)
begin
if(!sys_rst)
addr<=12'd0;
else if(addr == 12'd4095)
addr<=1'd0;
