"AD9516-3中文版资料.pdf"是 Analog Devices 公司的一款高性能时钟发生器芯片，具有低相位噪声、高速输出和灵活的配置能力。下面是对该芯片的详细知识点：
特征
* 集成了 2.0 GHz VCO 和 PLL，提供多输出时钟分配功能
* 片上 VCO 频率范围从 1.75 GHz 到 2.25 GHz，可以外部选用高达 2.4 GHz 的 VCO / VCXO
* 1 个差分或 2 个单端参考输入
* 接受 LVPECL、LVDS 或 CMOS 250 MHz 的输出频率
* 6 双 1.6 GHz 的 LVPECL 输出，每对输出共享 1 到 32 位分频器与粗相位延迟
* 4 对为 800 MHz LVDS 时钟输出，每对输出共用两个级联的粗相位延迟
* 上电时所有输出自动同步可用手动输出同步
应用
* 低抖动、低相位噪声时钟分配
* 10/40/100 Gb/秒的网络线卡，包括 SONET
* 同步以太网、OTU2/3/4
* 前向纠错（G.710）
* 高速时钟的 ADCs、DACs、DDSs、DDCs、DUCs、MxFEs
* 高性能无线收发器
* 自动测试设备（ATE）和高性能仪器仪表
芯片规格
* 供应的电源：Vs = Vs_LVPECL = 3.3 V ± 5%；Vs ≤ Vcp ≤ 5.25 V；Ta = 25 °C；RSET = 4.12 kΩ；CPRSET = 5.1 kΩ
* PLL 的特性：
+ VCO 频率范围：1750 MHz ~ 2250 MHz
+ 相位噪声：-108 dBc/Hz（f = 2000 MHz）；-126 dBc/Hz（f = 2000 MHz）
+ 相位/频率检测器（PFD）：PFD 输入频率 100 MHz（antibacklash pulse width = 1.3 ns ~ 2.9 ns）
原理框图
* 6 个 LVPECL 输出（三对），4 个 LVDS 输出（两对）
* 每个 LVDS 输出可配置为两个 CMOS 输出
* LVPECL 输出工作频率为 1.6 GHz，LVDS 输出工作频率为 800 MHz，CMOS 输出工作频率为 250 MHz
* 每对输出都有分频器，能够设置所需的分频比和粗延迟（相位）
工作原理
* 配置：AD9516 可以以几种方式进行配置，这些配置必须通过加载控制寄存器的设置
* 高频时钟分配 CLK 或外部 VCO > 1600 MHz：AD9516 power-up 默认配置具有 PLL 断电和输入路由自动设定成使得 CLK / CLK 输入端通过 VCO 分频器连接到分配部
* 内部 VCO 和时钟分配：当使用内部 VCO 和 PLL，VCO 分频器必须采用确保呈现给信道分频器的频率不超过其规定的最大频率为 1600 MHz
* 当外部时钟源来分发或外部 VCO / VCXO 低于 1600 兆赫：绕过 VCO 分频器可用于配置
