PLL.rar_PLL_多个时钟输出_锁相VHDL

共103个文件

cdb：12个

hdb：10个

qmsg：10个

版权申诉

120 浏览量 2022-09-21 07:11:29 上传评论 1 收藏 1.37MB RAR 举报

PLL，即Phase-Locked Loop（锁相环），是数字电子技术中的一个重要概念，尤其在FPGA（Field-Programmable Gate Array）设计中扮演着关键角色。锁相环主要用于频率合成，即通过调整一个可变频率源（如压控振荡器VCO）的频率，使其与参考信号（通常是固定频率的时钟信号）保持相位同步，从而实现对时钟频率的精确控制。在本设计中， PLL被用来生成多个不同频率的时钟输出，这对于现代数字系统中的时序管理和数据同步至关重要。 PLL的基本结构包括四个主要部分：鉴相器（Phase Detector）、低通滤波器（Low Pass Filter）、压控振荡器（Voltage-Controlled Oscillator）以及分频器（Dividers）。鉴相器用于比较输入参考信号和VCO输出信号的相位差，产生相应的误差信号；低通滤波器则将误差信号转化为控制电压，平滑噪声并消除高频成分；压控振荡器根据控制电压改变其输出频率；分频器可以调整PLL的输出频率，使之与输入参考信号保持特定的倍数关系。在FPGA实现中，PLL通常由IP核（ Intellectual Property Core）提供，例如Xilinx的MMCM（Multi-Mode Clock Manager）或Intel（前 Altera）的DLL（Digital DLL）。这些IP核提供了灵活的配置选项，可以设定输入和输出分频比、鉴相器模式、滤波器参数等，以满足多种时钟需求。在"PLL.rar"这个压缩包中，可能包含了实现多时钟输出的VHDL代码或者相关设计文件。VHDL是一种硬件描述语言，用于描述和实现数字系统的逻辑功能。使用VHDL，设计师可以直接描述锁相环的各个组成部分，并综合进FPGA中。VHDL代码会详细定义PLL的结构，包括各部分的接口、逻辑操作和时序控制，使得用户可以根据具体需求调整和优化设计。多时钟输出在FPGA设计中非常常见，因为不同的模块和功能可能需要不同频率的时钟。例如，高速串行接口可能需要几十甚至几百MHz的时钟，而低速的内存接口则可能只需要几十MHz。通过一个PLL生成多个时钟，不仅可以简化系统设计，还能减少外部元件数量，提高系统集成度和可靠性。锁相环技术是现代数字系统中不可或缺的一部分，尤其是在FPGA设计中，它能帮助我们生成精确、稳定的时钟信号，满足多样化的时钟需求。了解和掌握PLL的工作原理以及如何在VHDL中实现，对于任何从事FPGA设计的工程师来说都是至关重要的技能。

资源详情

资源评论

资源推荐

收起资源包目录

PLL.rar_PLL_多个时钟输出_锁相 VHDL_锁相环（103个子文件）

PLL_global_asgn_op.abo 22KB

PLL.root_partition.cmp.atm 10KB

PLL.root_partition.merge_hb.atm 6KB

PLL.root_partition.map.atm 6KB

PLL.bdf 8KB

PLL.cmp.bpm 463B

PLL.map.bpm 450B

altpll0.bsf 5KB

PLL.rtlv_sg.cdb 4KB

PLL.cmp.cdb 3KB

PLL.rtlv_sg_swap.cdb 3KB

PLL.pre_map.cdb 2KB

PLL.(1).cnf.cdb 2KB

PLL.(2).cnf.cdb 1KB

PLL.map.cdb 1KB

PLL.sgdiff.cdb 1KB

PLL.(3).cnf.cdb 1018B

PLL.(0).cnf.cdb 681B

PLL.map_bb.cdb 610B

PLL.eco.cdb 161B

PLL.cdf 288B

PLL.db_info 137B

PLL.tiscmp.slow_1200mv_85c.ddb 108KB

PLL.tiscmp.slow_1200mv_0c.ddb 107KB

PLL.tiscmp.fast_1200mv_0c.ddb 107KB

PLL.asm_labs.ddb 10KB

PLL.tis_db_list.ddb 188B

PLL.root_partition.cmp.dfp 33B

PLL.done 26B

PLL.dpf 239B

PLL.root_partition.map.dpi 4KB

PLL.map.ecobp 28B

PLL.cmp.ecobp 28B

PLL.sgdiff.hdb 13KB

PLL.pre_map.hdb 13KB

PLL.rtlv.hdb 13KB

PLL.cmp.hdb 8KB

PLL.map.hdb 8KB

PLL.map_bb.hdb 7KB

PLL.(1).cnf.hdb 1KB

PLL.(2).cnf.hdb 978B

PLL.(0).cnf.hdb 519B

PLL.(3).cnf.hdb 484B

PLL.root_partition.cmp.hdbx 3KB

PLL.root_partition.map.hdbx 2KB

PLL.hier_info 2KB

PLL.hif 18KB

PLL.cuda_io_sim_cache.31um_ff_1200mv_0c_fast.hsd 379KB

PLL.cuda_io_sim_cache.31um_tt_1200mv_85c_slow.hsd 371KB

PLL.lpc.html 1KB

altpll0_waveforms.html 617B

altpll0_wave0.jpg 585KB

PLL.root_partition.cmp.kpt 341B

PLL.cmp_merge.kpt 340B

PLL.root_partition.map.kpt 337B

PLL.cmp.kpt 334B

PLL.map.kpt 334B

PLL.cmp.logdb 9KB

PLL.map_bb.logdb 4B

PLL.map.logdb 4B

PLL.root_partition.cmp.logdb 4B

PLL.pin 58KB

altpll0.ppf 640B

altpll0.qip 361B

prev_cmp_PLL.qmsg 65KB

PLL.fit.qmsg 28KB

prev_cmp_PLL.fit.qmsg 28KB

PLL.map.qmsg 17KB

prev_cmp_PLL.map.qmsg 17KB

prev_cmp_PLL.sta.qmsg 11KB

PLL.sta.qmsg 11KB

PLL.asm.qmsg 2KB

prev_cmp_PLL.asm.qmsg 2KB

PLL.rpp.qmsg 2KB

PLL.qpf 1KB

PLL.qsf 3KB

PLL.qws 506B

PLL.root_partition.cmp.rcf 751B

PLL.cmp.rdb 24KB

PLL.sta.rdb 6KB

PLL.lpc.rdb 460B

README 653B

PLL.fit.rpt 176KB

PLL.sta.rpt 62KB

PLL.map.rpt 58KB

PLL.flow.rpt 8KB

PLL.asm.rpt 6KB

PLL.sgate.rvd 4KB

PLL.sgate_sm.rvd 212B

PLL.sld_design_entry.sci 154B

PLL.sld_design_entry_dsc.sci 154B

PLL.fit.smsg 513B

PLL.sof 485KB

PLL.fit.summary 586B

PLL.map.summary 444B

PLL.sta.summary 223B

PLL.syn_hier_info 0B

PLL.sta_cmp.6_slow_1200mv_85c.tdb 2KB

altpll_a1j2.tdf 5KB

PLL.tmw_info 304B

共 103 条

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+ ; Legal Partition Candidates ; +--------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+ ; Hierarchy ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ; +--------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+ ; inst|altpll_component|auto_generated ; 2 ; 0 ; 0 ; 0 ; 5 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; ; inst ; 1 ; 0 ; 0 ; 0 ; 5 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; +--------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+