UNIVERSIDAD NACIONAL DE INGENIERIA
FACULTAD DE INGENERÍA ELECTRÓNICA
Y ELÉCTRICA
SISTEMAS MICROELECTRÓNICOS INTEGRADOS (EE693)
Rubén Alarcón Matutti
Laboratorio Nº3
“FAMILIAS LÓGICAS PARA EL DISEÑO”
(CICLO 2021-2)
Integrantes:
HUAMAN HUAMANI, Nelly Lorena20151152I
VILLEGAS TITO, Alessandro
Octubre del 2021
PREGUNTAS
1) Diseñar la función dada usando el estilo CMOS dinámico. Use el Diagrama de
Tiempos (*) dado.
F (X1, X2, X3) = (X1 xor X2) + X3
Tabla de verdad
X1 X2 X3 F
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 0
1 1 1 0
Para hallar el á rbol de Pull Down agrupamos los 0 del mapa de Karnaugh
Tenemos:
F́=( X 1+ X 2 ) ( X 1' + X 2' ) X 3 '
3) Diseñar en cascada la función G mediante la función F, usando el estilo
DINÁMICO CMOS DOMINÓ. Use el Diagrama de Tiempos (*) dado.
G( X1 , X2 , X3) = F nand X3 F( X1 , X2) = X1 xor X2
Resolviendo la ecuació n:
F( X1 , X2) = ¿ ¿) G( X1 , X2 , X3) = ( x ¿ ¿ 1⋅ x́ 2 +´x́ 1 ⋅ x 2) . x 3 ¿
X2 X1 F
0 0 0
0 1 1
1 0 1
1 1 0
G( X1 , X2 , X3) = ( x ¿ ¿ 1⋅ x́ 2 +´x́ 1 ⋅ x 2) . x 3 ¿
X3 X2 X1 F
0 0 0 1
0 0 1 1
0 1 0 1
0 1 1 1
1 0 0 1
1 0 1 0
1 1 0 0
1 1 1 1
Grá fica en Layout del circuito.
********************************
5. Compruebe la obtención del layout mostrado mediante los grafos de Euler.
Dado su diagrama de STICK simplificado CMOS estático, interprete dicho
diagrama, dibuje el circuito esquemático de transistores y obtenga la función
lógica de salida. Verifique mediante su tabla de funcionamiento.