Sisitemas prac 4

Sisitemas prac 4

• 1.
  Simulación Objetivos particulares Durante eldesarrollo de esta práctica se obtendrá el circuito a partir de la ecuación; y la tabla de verdad, a partir de la implementación del circuito de la TEST_VECTORS. Además se conocerán las características básicas del GAL16V8D. Fundamento teórico Circuito o diagrama esquemático Ecuación Tabla de verdad Diagrama de tiempos Representación grafica de una expresión booleana mediante la interconexión de símbolos que corresponden a los operadores lógicos Representación matemática de una función Booleana Representación tabular del valor de salida para cada una de las posibles combinaciones de entrada Representación gráfica de los valores de salida para las combinaciones de entrada en un tiempo dado Obtención de la ecuación a partir del circuito A partir de una ecuación booleana es posible obtener su circuito o diagrama esquemático por el orden de sus operaciones. En la ecuación Fx(R,S,T)=R!ST+!RST, donde se realizan como primera operación la multiplicación AND de los dos términos R!ST al mismo nivel ¡RST, como lo indica la figura de la derecha. El resultado se suma por medio de una OR, como lo muestra la figura inferior. Tabla de verdad Para realizar la tabla de verdad de un circuito se pueden probar, una por una, todas las combinaciones de entrada posibles y obtener el valor de salida de cada una de ellas, lo cual, no obstante, sería un método muy largo. Otro método consiste en suponer un valor de salida y verificar qué combinaciones de entrada cumplen con el valor propuesto. Por ejemplo: Fx(R,S,T)=RS’T+R’ST(forma SOP suma de producto). En este circuito se supone un valor de 1 a la salida de la OR, lo cual genera una alternativa, ya que cualquier entrada igual a 1 en la operación OR produce una salida ¡(una, otra, o ambas). Una vez analiza de salida de la AND de arriba, la salida es 1 solo; cuando todas sus entrada son 1, entonces: R=1, S=0 y T=1, lo cual se presenta en combinación 5 de la tabla de verdad (m=5). En la AND de abajo, la salida es 1 cuando todas sus entradas son 1. Entonces R=0, S=1 y T=1 se presenta n la combinación 3 de la tabla de verdad (m=3). Todas las demás combinaciones serán igual a 0. M RST Fx 0 000 0 1 001 0 2 010 0 3 011 1 4 100 0 5 101 1 6 110 0 7 111 0 Tabla de verdad de la función Fx Para el caso de la función FY (K, L, M)= (K+!L+M)(¡K+L!M) (forma Pos productos de suma), primero se efectúan las operaciones OR, sumadas antes que la AND producto. Aquí la operación OR (K+!L+M) se realiza al mismo nivel que la operación OR (¡K+L+!M). Posteriormente, con la salida de estas dos se efectúa la operación AND. Para obtener la tabla de verdad de este circuito se supone una valor de 0 a la salida de AND; esto genera una alternativa, ya que cualquier entrada 0 en la operación AND produce una salida 0 (una, otra o ambas).
• 2.
  Una vez analizadala salida de la Or de arriba, la salida es 0 sólo cuando todas sus entradas son 0; entonces: K=0, L=1 y M=0, lo cual se presenta en la combinación 2 de la tabla de verdad (m=”): En la OR de abajo la salida es cero cuando K=1, L=0 y M=1. Esto sucede en la combinación 5 de la tabla de verdad (m=5). Todas las salidas para la demás combinaciones serán iguales a 1. M KLM Fy 0 000 1 1 0 01 1 2 010 0 3 011 1 4 100 1 5 101 0 6 110 1 7 111 1 Tabla de verdad para función Fy Resultados Reporte que indica la distribución de terminales Diagrama de tiempo Tabla de verdad m ABCD 0 0000 1 0001 2 0010 3 0011 4 0100 5 0101 6 0110 7 0111 8 1000 9 1001 10 1010 11 1011 12 1100 13 1101 14 1110 15 1111 F1 0 0 0 1 0 1 0 0 1 0 1 1 1 0 1 0 F2 1 1 0 1 1 0 1 0 0 1 1 1 0 0 1 0 Abel Text Vectors
• 3.
  Recomendaciones 1. Es elproceso del enlace se obtiene la función mínima y en algunas funciones la reducción puede incluir algunas variables.. cuando esto sucede, el programa lo indica con el símbolo de admiración ¡(warning). 2. Es recomendable que, una vez insertado correctamente el dispositivo en el programador, primero seleccione el circuito, borre su contenido, cargue el archivo JEDEC y, por último, programe el dispositivo. Cuestionario ¿Cuál es el significado de OLMC? Macro celdas lógicas de salida ¿Cuál es el significado de E^2CMOS? Celda que puede mantener su programación durante 20 años, se puede aplicar una combinación de variables de entrada Además del GAL16V8, ¿Qué otros tipos de GAL existen? PLD,PAL, y FPGA ¿Qué significado tiene la expresión .X. en el archivo TEST_VECTORS? Condiciones irrelevantes Conclusiones Se programo el GALV816D que tiene otro tipo de características. Su tipo de programación fue diferente ya que tenía 4 entradas y dos salidas. El Isplever ofreció el poder hacer un diagrama de tiempo en el que se puede apreciar el funcionamiento de las entradas y salidas. Además se puede programar en el ABEL Vectors donde se puede hacer como un tipo de tabla de verdad que se va haciendo más manualmente.