FPGA未使用IO大坑

最新推荐文章于 2025-08-10 10:14:59 发布
原创 最新推荐文章于 2025-08-10 10:14:59 发布 · 4.6k 阅读 · 18 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#fpga开发 #FPGA未使用IO电平 #FPGA上电IO配置 #FPGA上电状态 #一个早起的程序员

当FPGA的IO未使用时，如果接了外部其他信号，信号可能被拉低，因为FPGA上电后未使用的IO可能被配置为下拉，导致外部信号源高电平信号被拉低，这个信号如果为1分2，则ARM检测的信号状态会是常低，显然是不正确的，这种状态下需要把FPGA未使用的IO设置为上拉。

FPGA未使用的IO默认状态可以通过Vivado进行设置，如下：

Xilinx MIG IP核app_wdf_rdy信号一直为低
m0_46498597的博客
12-16 3440
1.1 Xilinx MIG IP核app_wdf_rdy信号一直为低 1.1.1 本节目录 1）本节目录； 2）本节引言； 3）FPGA简介； 4）Xilinx MIG IP核app_wdf_rdy信号一直为低； 5）结束语。 1.1.2 本节引言 “不积跬步，无以至千里；不积小流，无以成江海。就是说：不积累一步半步的行程，就没有办法达到千里之远；不积累细小的流水，就没有办法汇成江河大海。 1.1.3 FPGA简介 FPGA（Field Programmable Gate Array）
那些年在FPGA踩过的坑（一）
Hold人民币的博客
04-25 2878
那些年在FPGA踩过的的坑（一）1、Error（10028）：Can't resolve multiple constant drivers for net “ ” at **.v2、modesim找不到某某文件3、网上FFT实例使用方法4、跨时钟域处理单元5、高共模抑制比放大电路6、FFT使用6.1 Github上面DE2-115傅里叶变换例子6.1 fft函数的用法及关键问题详解7、低通滤波器...
FPGA常用资源之IO概述
最新发布
zyp626的博客
08-10 742
FPGA芯片从内部结构看主要由CLM，可编程IO，可编程的互连线资源，数字信号处理单元DSP，存储单元BRAM，软核与硬核组成，本文对其中的可编程I/O结合开发工具Vivado进行基础的介绍。
FPGA未使用的IO以及电源等处理方式
liuxiang5119的博客
11-29 1549
FPGA IO口状态
oDongRiLu的博客
11-14 2177
FPGA的IO口是芯片的重要组成部分之一，用于芯片与外围器件进行通信或控制外部电路。FPGA是可编程逻辑器件，只有程序加载后即进入“用户模式”后，FPGA的IO口才会按照程序设定进行操作，那么，在进入用户模式前，IO的状态也是需要了解的。芯片上电IO为高阻态，不对外部电路产生影响，电压Vcc和Vccio达到Vproup后PRO电路失效，外部IO不再受PRO电路控制，进入用户模式后，IO受控于程序。
编写fpga的串口代码时遇到的一个大坑！
muxi_huang的博客
04-19 4616
编写fpga的串口代码时遇到的一个大坑！1 warning 10240！！！2 代码2.1 uart_tx.v2.2 send_freq.v2.3 send_freq_top.v 1 warning 10240！！！   在调试串口时遇到一个很诡异的问题。我打算用串口循环发送一个频率值，间隔为1s，然而下载到板子后只能发一次。我反复地检查我的时序设计图，然后用testbench仿真观察波形，都没有...
紫光同创 FPGA 开发跳坑指南（五）—— DDR3 控制器 IP 的仿真
洋洋Young的博客
07-14 4653
这段时间一直忙着工作项目的事情，今天终于抽出时间，分享一下紫光同创 DDR3 IP 的仿真经验 ~
FPGA上电后IO的默认状态
01-20
概述在进行FPGA硬件设计时，引脚分配是非常重要的一个环节，特别是在...从引脚类型上分，可以分为三大类：类是普通的IO，其中又分为程序设计中使用到的IO和程序设计中没有使用的IO（即在ucf或者XDC文件中没有进行约束
Altera FPGA IO电平怎么设置？
08-04
在FPGA设计中，IO电平的设置是一个关键步骤，特别是在与不同电压等级的外部设备交互时。Altera FPGA的IO电平配置涉及到硬件和软件两方面，这对于确保正确驱动像OLED这样的低电压器件至关重要。以下将详细介绍如何在...
使用 FPGA IO 优化来设计更高性价比的 PCB-综合文档
05-21
标题“使用 FPGA IO 优化来设计更高性价比的 PCB”揭示了一个关键的设计策略，即通过优化FPGA的输入/输出（IO）配置来提升印刷电路板（PCB）的整体性能和成本效益。本文将深入探讨这一主题，详细阐述FPGA IO 优化的...
IO-FPGA.rar_FPGA IO_FPGA 通讯_IO 卡_fpga io的功能_vhdl io
07-14
这个程序是io板卡的fpga程序，可以实现数据通讯功能
STM32通过FSMC读写FPGA寄存器，高速通信
01-30
STM32F103V系列带FSMC的必须是VCT6及以上的型号。对应的IO口如下： 数据总线（16根） DB0 ： PD14 DB1 ： PD15 DB2 ： PD0 DB3 ： PD1 DB4 ： PE7 DB5 ： PE8 DB6 ： PE9 DB7 ： PE10 DB8 ： PE11 DB9 ： PE12 DB10 ： PE13 DB11 ： PE14 DB12 ： PE15 DB13 ： PD8 DB14 ： PD9 DB15 ： PD10 地址总线（8根） AB16 ： PD11 AB17 ： PD12 AB18 ： PD13 AB19 ： PE3 （本程序中未用到） AB20 ： PE4 （本程序中未用到） AB21 ： PE5 （本程序中未用到） AB22 ： PE6 （本程序中未用到） AB23 ： PE2 （本程序中未用到） 控制线（3根） WR ： PD5 RD ： PD4 CS0 ： PD7
基于FPGA的RapidIO总线接口设计与实现技术.pdf
07-13
FPGA与RapidIO总线技术是当前数字信号处理系统中重要的硬件实现技术，尤其在高速数据传输领域具有关键作用。FPGA（Field-Programmable Gate Array），即现场可编程门阵列，是一种可以通过编程来实现硬件功能的集成...
FPGA的IO没有输入输出约束，导致IO外部电平只能为低
weixin_44021144的博客
08-21 573
发现当单片机和fpga的IO共同连接拨码开关时，拨码开关的作用是置高或者低，当fpga这边没有输入输出约束，单片机读取拨码开关电平不正常，原因是fpga的IO在没有输入约束的情况下，影响了拨码开关对应IO的电平，是的拨码开关高低电平设置失效。
未使用的I/O口与低功耗,抗干扰处理的关系.
　　　　　KISSMonX
10-02 3723
针对 MSP430 单片机设置 导致耗流量高于预期值的一个问题是打开输入。为了防止打开输入，请对未使用的 I/O 引脚使用以下解决方案之一： 将未使用的 I/O 切换到输出模式将未使用的输入连接到 VCC 或 VSS通过电阻器将未使用的输入连接到 VCC 或 VSS 提示： 将未使用的引脚 Test/Vpp 连接到 VSS (GND) 是一种很好的设计实践。如果将引脚 Test/V
紫光同创 FPGA 开发跳坑指南（二）—— golden 位流
洋洋Young的博客
05-28 5282
对于 SRAM 工艺的 FPGA 芯片，由于其配置存储单元是易失性的，FPGA 在断电之后内部配置信息将会丢失。
紫光同创 FPGA 开发跳坑指南（一）—— 在线 debug
洋洋Young的博客
05-25 8545
最近在调试公司一个项目的千兆以太网通信链路，项目用到紫光同创的 FPGA，正好利用空余时间记录一下紫光同创 FPGA 的调试过程。
去年至今的FPGA踩坑。
NoNoUnknow的博客
07-03 710
而倘若将一段式状态机改成二段式状态机，额外的next_state会让state的改变出现一个时钟周期的滞后，仍使得tb文件信号一个时钟周期改变一次的话，检测到的只会上一个状态，而非即将到来的状态，将信号设置为两个时钟周期改变较好。假设再这个基础上再加一个D触发器，构成二阶D触发器，即D0和D1，因为这种亚稳态通常会在下一个时钟沿到来前稳定，所以D1的输出应该是正常的，采集不到不稳定的那个信号。一个需要时钟才能正常工作的模块，哪怕是定义了输入和输出，没有赋予其时钟输入的话，也会有同样的情况。
荐读解惑 | FPGA是有门槛的，零基础并不是你想的那样，不要再被忽悠了！
11-21 6008
FPGA是有门槛的，零基础并不是你想的那样，而且门槛不低的！ 本篇给非电子类专业或者非技术行出身想要转行FPGA的大侠们，做个参考，各位大侠可根据自己情况，自行避坑。 本人FPGA百度贴吧吧主，今年年初到最近，有很多人加我要学习FPGA，然后我大概了解了一下，然后我大吃一惊。其实很早就先写这篇了，最近太忙了，没什么时间，今天就抽点时间大概说说。 大概情况描述：某培训机构（这里就不点名了，以免引起不必要的冲突），广告力度做的很大，给很多非电子类对口专业，做销售等等有想转...
FPGA扩展接口与IO电路设计图解析
在“扩展接口与FPGAIO接口电路图”文档中，可能详细展示了连接FPGA的IO接口电路，包括各种电子元件（电阻、电容、电感等），以及信号处理电路。这些电路图将描绘出如何将信号从一个电路传递到另一个电路，包括信号的...
评论 3
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

一个早起的程序员

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值