数字 IC 笔试面试必考点（17）关于 IC 的一些笔记

数字 IC 笔试面试必考点（17）关于 IC 的一些笔记

版权所有，新芯设计，转载文章，请注来源

• 引言
• 🌏 一、正文​​​​​​​

引言

  本文主要介绍了关于 IC 的一些笔记。

🌏 一、正文

• 网表仿真比 RTL 仿真慢，但是，可以发现设计中的约束问题和异步问题。

• “线与”逻辑是两个输出信号相连可以实现“与”的功能；可以用 OD、OC 门来实现“线与”。

• 芯片制造中，工艺节点 7nm 代表 Gate 栅极宽度。

• false_path 是设置异步路径的，异步复位需要检查 recovery time 和 removal time。

• generate 是语句可以被综合的。

• 带符号的 6 比特数据，其赋值范围为 -32~31，注意，补码比原码和反码多表示 1 个负值，即 -32，[+31] 补 = 011111、[-32] 补 = 100000。

• 如果 D 触发器的保持时间不满足的话，是不可以通过降低时钟频率来解决的（与时钟频率无关）。通过降低时钟频率也无法增加触发器的建立时间（工艺级别上固定的）。

• 不同的时钟域之间的信号通信时，要进行同步处理。

• 在电压高（CV^2F