解决Error (169281)、Error (169282)报错问题，QuartusII设置Virtual Pin虚拟管脚的详细操作方法

参考文献：
1，Quartus如何设置虚拟管脚Virtual Pin（具体设置方法）

1，QuartusII报错信息

报错原因：
   为了验证FPGA工程中的某个模块的功能和时序正确性，常常需要对其单独进行验证，但是这些模块通常都与内部的众多信号相连（如系统连线、中断信号线等），往往一个模块的对外接口引脚多达几百个，对其单独仿真的话，可能会对目标FPGA造成I/O资源不足的情况。即使I/O资源满足，当众多内部信号变成IO信号时，模块内部的信号将增加额外的IO延时，增加了时序约束的复杂度，在编译时会出现此类报错。

2，解决办法

   在QuartusII中Assignment——>Assignment Editor，在Category栏选择 logic options。
第一步，设置Assignment Editor