高效斐波那契基串扰避免编解码器设计

### 高效斐波那契基串扰避免编解码器设计 在当今的半导体技术中，片上网络（NoC）的发展面临着诸多挑战，其中串扰故障是一个不容忽视的问题。随着技术的不断发展，芯片上的导线长度不断增加，串扰故障的影响也日益显著。本文将深入探讨串扰故障的相关问题，并介绍一种高效的基于斐波那契的串扰避免编码机制。 #### 1. 背景与动机 随着半导体技术的不断进步，根据国际半导体技术路线图（ITRS）预测，到2020年，芯片上导线的总长度将达到每平方厘米7000米。这些长且平行的导线极易受到串扰故障的影响。串扰故障是由于片上网络中相邻长导线之间的耦合电容引起的。随着技术尺寸的缩小，导线厚度的减小速度比宽度和高度更快，这使得导线之间的耦合效应增强，耦合电容与总电容（包括面积电容和边缘电容）的比值增加。 串扰故障会对受影响的导线（即受害线）产生多种不良影响： - 产生不必要的电压毛刺； - 导致上升/下降过渡延迟； - 使上升/下降过渡加速。 这些影响会威胁到数据包（flits）的可靠性，增加功耗，并降低基于片上网络系统的性能。此外，串扰还可能导致定时违规。随着技术的发展，门延迟减小，而由于电阻 - 电容（RC）延迟，全局导线的延迟增加。据预测，到2015年，全局导线的延迟将达到1794×10²皮秒。导线的延迟可能是由于串扰故障导致的RC延迟的倍数。研究还表明，片上网络总功耗的20% - 36%消耗在网络通道的导线上。因此，解决串扰故障可以降低导线的功耗。 根据Sotiriadis提出的延迟模型，导线上的过渡模式可以根据延迟分为五类，具体如下表所示： | 过渡类别 | 模式 | | --- | --- | | 0C | """，### | | 1C | -↑↑，-↓↓，↑↑-，↓↓- | | 2C | -↑-，-↓- | | 3C | -↑#，↑#-，#↑-，↑#- | | 4C | "#"，#"# | 其中，4C类过渡模式（即010 → 101和101 → 010的三元组相反方向（TOD）过渡）会给导线带来最大的延迟。减轻这类过渡不仅可以减少TOD，还可以减少其他类别的过渡。因此，本文提出了一种编码机制来解决这类过渡问题。 #### 2. 相关工作 近年来，人们对串扰故障的处理进行了广泛的研究。以下是一些常见的串扰故障处理机制： - **屏蔽机制**：通过屏蔽每根导线来降低耦合电容是解决串扰故障的简单方法之一。主动屏蔽中，屏蔽线与信号线具有相同的过渡模式；被动屏蔽中，屏蔽线静态连接到电源或地，并放置在信号线的两侧。然而，添加额外的导线会大大增加布线面积。 - **改变导线物理尺寸**：增加导线的间距和宽度可以减少串扰故障，但会给芯片带来面积开销。 - **中继器插入**：在导线的每个段中插入反相或非反相缓冲器可以将最坏情况下的4C延迟类降低到0C。但中继器插入存在面积冗余、定时调整困难以及需要精确放置中继器等问题，因此不受片上网络研究人员和制造商的青睐。 - **定时偏斜**：通过在插入中继器的通道中插入不同的时间偏移来消除相反的同时上升和下降过渡，也可以减少串扰故障。但这种方法存在发送器和接收器之间的定时问题以及面积开销等缺点。 大多数上述串扰缓解机制的主要问题是它们会给基于片上网络的系统带来开销，尤其是面积开销。相比之下，使用编码机制可以有效地减少串扰故障，并且面积开销远低于上述机制。用于缓解串扰故障的编码机制可以分为以下几类： - **错误检测/纠正码（EDC/ECC）**：如边界移位码（BSC）、重复加奇偶校验码（DAP）、修改双轨码（MDR）等。这些码通过增加信息冗余来纠正和/或检测可能发生的串扰故障。 - **串扰避免码（CAC）**：如禁止重叠条件（FOC）码、禁止过渡条件（FTC）码、禁止模式自由（FPF）码和单λ码（OLC）等。这些码通过避免某些过渡模式来减少串扰故障。 - **低功耗码**：旨在降低功耗的编码机制。 在CAC中，FTC和FPF是两种最有效的串扰避免码，它们可以将4C类过渡降低到2C类。FTC码禁止相邻导线在相反方向上的任何过渡（即01 → 10或10 → 01过渡）；而FPF码在两个连续的FPF码字中不存在010 → 101（或101 → 010）过渡。这些码通过省略某些过渡模式来提高通道的加速因子。本文的目标是提出一种高效的基于数值的FPF编码机制。 #### 3. 禁止模式自由码 禁止模式自由（FPF）码是一种有效的串扰避免码，通过省略010和101过渡模式来减少串扰故障。例如，0101001不是FPF码字，而1100111是FPF码字。省略这些被称为三元组相反方向（TOD）的过渡模式可以将延迟限制在2C类。 设计FPF码的一个挑战是设计高效的编解码器。高效的编解码器设计对于在提高可靠性和减少对片上网络路由器的开销之间取得平衡至关重要。一些机制，如对通道导线进行分区并分别对每个分区应用编码，可以减少编码器和解码器的开销，但会导致分区边界出现TOD。 数值系统可以克服FPF码的复杂性，特别是在宽通道中。一个数值系统是一种用符号一致地表示给定集合中数字的数学符号。可以用作FPF编码的数值系统应具备以下属性： - 数值系统应是完整的，即任何数据字在数值系统中至少有一个码字表示。 - 数值系统应能够将数据字编码为FPF码字。在K位空间中，FPF码字的最大数量为2fk + 1，其中fk + 1是斐波那契数列的第k + 1项。 最近提出的一种数值系统是斐波那契二进制数值系统（FNS）。然而，斐波那契编码机制存在两个主要缺点： - 编码器模块复杂； - 编码算法存在歧义，例如，该数值系统对于12有两种向量表示（100111和011111）。 #### 4. 提出的禁止模式自由编码机制 为了降低编解码器模块的复杂性，本文提出了一种双倒数第二位（DP - Fibo）数值系统。该系统可以省略在导线中传输的码字中的TOD，并且与斐波那契数值系统不同，它没有歧义，并且可以使用整个码字空间。DP - Fibo可以应用于任何任意通道宽度。实验评估表明，与类似的数值系统相比，DP - Fibo在面积、功耗和关键路径方面都有改进。 ##### 4.1 提出的禁止模式自由数值系统 考虑用B(k)表示双倒数第二位斐波那契数值系统的k位二进制基向量，其二进制字符串为： B(k) = bkbk - 1bk - 2bk - 3...b2b1 其中，b1是最低有效位（LSB），bn是最高有效位（MSB）。在这个二进制字符串中，对于0 < i ≤ k，bi的定义如下： \[ b