加速自动测试设备上的接收器抖动容限测试

### 加速自动测试设备上的接收器抖动容限测试 在高速数据传输系统中，接收器的抖动容限测试至关重要。它能够确保接收器在存在抖动的情况下仍能准确恢复数据。本文将详细介绍如何加速自动测试设备（ATE）上的接收器抖动容限测试，包括抖动控制、误码监测以及抖动容限外推等关键环节。 #### 1. 抖动校准与控制 - **PJ 与 TJ 的关系**：通过 Wavecrest SIA - 3000 得到的抖动注入校准曲线表明，测试信号中的周期性抖动（PJ）和总抖动（TJ）之间存在恒定偏移。这使得我们可以将 TJ 容限测试转换为 PJ 容限测试，因为受任意波形发生器（AWG）内存限制，在 ATE 上只能精确生成可控量的 PJ。 - **随机抖动（RJ）控制**：由于 AWG 内存大小限制，无法直接向 AWG 信号中注入可控量的 RJ。不过，可利用 AWG 驱动器特性控制测试信号中的 RJ。AWG 输出信号的固有 RJ 会随输出幅度变化，幅度降低时 RJ 增加，幅度增加时 RJ 减小。通过控制 AWG 输出信号幅度（在 ATE 上可编程），就能控制测试信号的 RJ。例如，根据 SATA 抖动容限规范，对于 Gen2 SATA，设置幅度约为 600mV 是进行抖动容限合规测试的合理选择。 #### 2. 接收器误码监测 - **ATE 基于的误码检测** - **原理**：将恢复的并行数据信号引出到设备引脚，使用数字通道将这些引脚的输出与数字模式中的预期值进行比较。通过读取与并行输出引脚关联的高速数字（HSD）通道的错误计数器，可获取每个引脚的错误数量。 - **挑战与解决方法**：使用并行数据总线进行错误计数时，同步是关键问题。由于 ATE 上的 AWG 和数字通道处于两个时钟域，可通过适当设置两个时钟分频器实现时钟同步，确保两个频率相干且接收器正常工作。对于模式对齐，使用匹配循环来对齐重复的伪随机二进制序列（PRBS）模式。 - **DFT 基于的误码检测** - **原理**：在设备内部实现内置误码率测试仪（BERT），包括模式发生器和与发射器及接收器锁存器复用的错误计数器。当测试信号序列与模式发生器生成的序列相同时，内部错误计数器可记录同步后发生的错误。 - **应用场景**：在高速串行接口（HSSI）设计中广泛应用，可简化验证和测试过程且额外设计成本低。对于接收器功能验证，只需实现小的错误计数器（如 4 位计数器）；对于误码率（BER）测试，错误计数器宽度应至少为 24 位，以适应宽范围的 BER（10⁻⁵ 到 10⁻¹²）。 以下是不同误码检测方法的对比表格： | 误码检测方法 | 优点 | 缺点 | 适用场景 | | --- | --- | --- | --- | | ATE 基于的误码