低功耗高性能模数转换技术的发展趋势

### 低功耗高性能模数转换技术的发展趋势 #### 1. 引言 模数转换器（ADCs）在现代电子系统中是至关重要的组成部分。其将模拟信息转换为数字信号的效率和速度，会深刻影响系统的架构和性能。尽管现代集成电路技术能实现很高的转换速率，但相关的功耗往往与应用需求不匹配。因此，在设计受功率限制的应用时，通常需要根据可用的功率或能量预算来确定模拟/射频前端和ADC的规格。 #### 2. ADC性能的总体趋势 ##### 2.1 调查数据与品质因数考量 通过对IEEE国际固态电路会议（ISSCC）和超大规模集成电路研讨会（VLSI Circuit Symposium）过去13年发表的ADC设计数据进行分析，绘制了相关散点图。其中，图4.1a绘制了每个奈奎斯特样本的转换能量（功率除以奈奎斯特采样率）与信噪比失真比（SNDR）的关系。这里避免了像常用品质因数那样将转换能量除以有效量化步数，因为这种归一化假设转换器精度翻倍时功耗也翻倍，缺乏充分的理论依据。实际上，如果转换器仅受热噪声限制，每增加一位精度，功率会变为原来的四倍。 从图4.1a可以看出，低至中等分辨率（SNDR < 60 dB）的ADC能实现最低的转换能量。此外，图4.1b绘制了带宽与SNDR的关系，发现所有分辨率下，带宽最高的转换器性能大致相当于孔径不确定度在0.1 - 1 psrms之间。同时，提高转换器的速度通常会牺牲效率，增加转换能量。 除了转换能量和带宽，ADC的输入电容（或电阻）和满量程范围也是重要但常被忽视的方面。为了评估驱动转换器输入所需的能量，提出了一个近似指标： \[EQ;in = \frac{CinELSB^2}{2^{ENOB}}\] 其中，\(ELSB\)是量化步长的有效大小。通过这个指标可以比较不同ADC在输入能量效率方面的差异。 ##### 2.2 功率效率和速度的趋势 通过对转换能量数据进行三维拟合，发现ADC的转换能量大约每1.9年降低一半。而对于带宽性能，由于近年来大多数设计并未追求最大带宽，所以难以提取有意义的趋势。不过，通过绘制每年前三个设计的速度 - 分辨率乘积，发现其大约每3.6年翻倍，但这一趋势相对较弱且容易出现误差。 #### 3. 技术缩放的影响 在过去13年中，用于实现ADC的CMOS技术从约0.6μm缩小到45nm。技术缩放对ADC的影响主要体现在以下几个方面： ##### 3.1 电源电压和热噪声考量 现代工艺中设计ADC的一个常见问题是低电压裕量。由于器件缩放需要降低电源电压（\(VDD\)），为了保持所需的信噪比，模拟信号中的噪声必须成比例降低。这意味着从一阶近似来看，现代技术中ADC的功率效率应该变差，而不是提高。 通过对相关方程的分析，发现当电路纯粹受热噪声限制时，在低\(VDD\)下，噪声受限的跨导器的能量会恶化，且信噪比每增加6 dB，转换能量需要增加四倍。但实际数据表明，只有SNDR > 75 dB的ADC似乎主要受热噪声限制，而低至中等分辨率的ADC可能至少部分受到底层技术的限制。随着时间的推移，技术缩放可能有助于显著提高这些ADC的能量效率。 ##### 3.2 \(gm/Id\)和\(fT\)考量 对于基于A类运算跨导放大器的开关电容电路，通常需要晶体管的\(fT\)约为采样频率的50倍。在较旧的技术中，为了满足这一要求，需要将晶体管偏置到强反转区。而在较新的技术中，即使在中等甚至弱反转区也能获得非常大的渡越频率。 对于固定的采样频率，新技术能提供更高的\(gm/ID\)。例如，在实现\(fT = 30 GHz\)时，180nm技术需要将\(gm/ID\)设置为约9 S/A，而90nm技术在弱反转区就能实现，此时\(gm/ID\)约为18 S/A。这种改善可以抵消\(VDD\)降低带来的影响，但前提是采样速度保持不变或不与\(fT\)的提高成比例缩放。 ##### 3.3 架构影响 新技术中高晶体管速度可用于提高模拟模块（如放大器）的能量效率，也对架构选择和发展产生了深远影响。例如，90nm及以下的高速晶体管使得逐次逼近寄存器（SAR）ADC等过去被认为速度慢或效率低的架构得到复兴或发明。此外，新工艺的高集成密度使得大规模时间交织成为可能。 #### 4. 简约设计 简约设计的目标是通过使用简化的模拟子电路来降低功耗并可能提高速度。在过去依赖精密运算放大器进行信号处理的架构中，出现了向简化放大器结构发展的明显趋势。 例如，基于逆变器的Delta - Sigma调制器和各种无运算放大器的流水线ADC实现方法。消除A类运算放大器可以显著提高功率效率，原因有两个：一是运算放大器通常比简单增益级贡献更多的噪声；二是A类放大器电路中的电荷转移效率低下。 电荷型逐次逼近寄存器（SAR）转换器是一种高效的架构，近年来很受欢迎。它适合利用新技术的原始晶体管速度，并且对某些缩放影响（如降低的本征增益）不敏感。然而，SAR架构在同时考虑绝对速度、分辨率和输入电容时，无法提供最佳性能。 为了使流水线架构像SAR架构一样高效，研究人员正在探索各种