计算机基础原理详解

# 计算机基础原理详解 ## 1. 指令编码与操作码扩展 操作码（op）可以与扩展操作码（eop）协同工作，组合数量从 16 增加到 31，计算方式为：15 + (1 * 16) = 31。例如，操作码在 0 到 14 之间不需要扩展操作码；若操作码为 15，则使用一个 4 位的扩展操作码来提供 16 种更多的组合。操作码字段通常会扩展到三个级别：op、eop1 和 eop2。这种编码概念用于设计两台计算机之间的消息，消息头包含一个操作码和一个或多个扩展操作码以及其他信息。 CPU 使用地址字段中的信息来检索操作数。一个 12 位的地址值范围从 0 到 4095，因此 CPU 可以访问 4KW 内存中的任何字。在第二代及以后的计算机中，一条指令可能有多个地址字段，每个字段都提供了如何找到操作数的具体信息。 ## 2. CPU 中的硬件单元 CPU 主要由两个硬件单元组成：指令单元（IU）和执行单元（EU）。概念上，这两个单元之间存在控制路径和数据路径。控制路径提供控制所需的定时信号，数据路径提供可能从内存中检索的数据操作数。 - **指令单元（IU）**：主要功能是获取和解码指令。指令寄存器（IR）是从内存中获取的当前指令所在的位置。解码操作码后，IU 生成控制信号，例如从内存中获取数据、路由数据和执行数据。 - **执行单元（EU）**：指令的执行在此进行。在高性能 CPU 中，IU 和 EU 可以进一步分解为多个并行操作的单元。 下面是 CPU 的简化框图： ```mermaid graph LR classDef process fill:#E5F6FF,stroke:#73A6FF,stroke-width:2px; IU(IU: 指令单元):::process -->|控制路径| EU(EU: 执行单元):::process IU -->|数据路径| EU IU --> IR(指令寄存器):::process IU --> IAR(指令地址寄存器):::process EU --> 工作寄存器:::process EU --> 加法器:::process ``` ## 3. 指令单元详解 ### 3.1 指令寄存器（IR） IR 硬连线在 IU 中，与之相连的解码器决定后续的操作。如果没有分支，IU 总是按顺序逐个获取指令。更复杂的 CPU 可能有指令队列或管道，以便指令流可以流入队列。队列的最左端成为位于顶部的解码逻辑的 IR。IR 有固定的硬件位置，指令必须驻留在 IR 中才能开始执行。硬件执行和软件解释在概念上有所不同：硬件执行时，IR 硬连线在 CPU 中；软件解释时，IR 是内存中的模拟变量。 ### 3.2 指令地址寄存器（IAR） IAR 指向内存中的下一条指令。在简单模型中，在将指令获取到 IR 后，IU 会将 IAR 的值增加指令的长度。在第一代计算机中，每条机器指令为一个字长，因此 IAR 是一个包含字地址的计数器。如果指令长度固定，IAR 就成为程序计数器。 #### 3.2.1 IAR 与程序计数器的比较 程序计数器包含一个无符号整数作为内存中下一条指令的地址。只要所有指令长度相同，程序计数器就会增加一个整数。只要可变指令长度为 2n（n 为 1、2 或 4），就可以将 IAR 设计为计数器。例如，在将一个 4B 的指令获取到 IR 后，可以将计数器右起第 3 位加 1。 典型的 RISC 机器上的所有指令都是 4 字节长，其 IAR 是一个计数器。每个指令为 4 字节，其地址是一个隐含两个尾随零（IA1 和 IA0）的无符号整数。程序计数器包含一个 30 位的块号，后面跟着 2 个零，每个块有 4 字节。为了获得 32 位的字节地址，需要在 30 位的块地址后面附加两个零。在硬件设计中，两个尾随零可以硬连线以节省两个触发器。因此，程序计数器中的 30 位块地址实际上意味着一个隐含两个尾随零的 32 位字节地址。在将指令获取到 IR 后，30 位的程序计数器加 1，字节地址加 4（2²）。 在程序计数器中，指令长度可能从 1 到 7 字节不等，但只要 IU 在解释指令的一部分后立即增加其值，IAR 就可以设计为计数器。在整个指令执行完毕后，IAR 包含内存中下一条指令的地址。因此，在本文中，程序计数器和 IAR 可以互换使用。 ### 3.3 内存总线 CPU 和内存之间存在一束铜质电线，统称为内存总线。从功能上讲，一些电线用于传输内存地址，而另一些用于提供数据和控制信号。在现代计算机中，内存总线蚀刻在印刷电路板上，以便可以将单列直插式内存模块（SIMMs）插入连接器插槽。 - **地址总线**：单向的，用于将物理地址从 CPU 传输到内存。 - **数据总线**：通常是双向的，这意味着在写周期中，CPU 将位放在数据总线上；在读周期中，CPU 从数据总线上接收位。控制信号放在线上以指示要执行的操作，例如读或写。内存也可以在线上提供数据可用信号，以告诉 CPU 数据何时准备好。 #### 3.3.1 地址总线与数据总线的比较 地址总线中的电线数量决定了物理内存的大小，通常以字节为单位衡量，即物理寻址空间（PAS）。一个 32 位的地址是一个无符号整数，总共有 2³² 种组合，因此其 PAS 为 4GB。数据总线宽度定义为在一个物理周期内要传输的位数，即在内存周期中多个位并行传输，每个位通过电压放在线上。低端控制器的内存数据总线宽度可以是 8 位或 16 位。 不同型号的计算机可能具有不同的数据总线宽度，但支持相同的指令集，只是速度或性能有所不同。例如： | 处理器型号 | 数据总线宽度 | 读取 16 位操作数所需物理周期 | | --- | --- | --- | | Intel 8088 | 8 位 | 2 个 | | Intel 8086 | 16 位 | 1 个 | | i386 | 32 位 | - | | Pentium Pro | 64 位 | - | | Pentium IV | 128 位 | - | ## 4. 寄存器传输语言（RTL） 计算机的内部操作可以用寄存器传输语言（RTL）来描述。RTL 是在硬件寄存器级别描述逻辑流的工具，注释可以放在花括号中或用分号（;）开头以提供更多细节。以下是一些 RTL 运算符符号及其描述： | 运算符 | 描述 | | --- | --- | | ( 7 ) | 传输（将右操作数指定的源操作数复制到左操作数指定的目标操作数） | | [ 7 ] | 操作分组 | | [m .. n] | 地址或