低功耗容错近似全加器设计与光通信系统性能退化研究

### 低功耗容错近似全加器设计与光通信系统性能退化研究 #### 近似全加器相关研究 在许多科学和工程问题中，并不总是需要精确的计算。在纳米技术中，为了减小硅器件的面积，采用近似计算而非精确计算可以有效降低功耗、延迟和面积。同时，多媒体容易被人类干扰，人类感知对高频变化不敏感，因此近似或次优结果也能满足需求。近似算术电路成为了容错应用中权衡精度以维持电路其他指标（如面积、延迟和功耗）的重要选择。 加法是电路设计中的基本操作，是逻辑电路的关键组成部分。通过近似理论，对加法器的电路设计进行忽略或修改，可以有效降低数字电路的功耗、面积和延迟。常见的近似加法器类型有多种。 ##### 文献综述 - **低部或部分近似加法器（LOA）**：文献详细介绍了几种顺序加法器，讨论了近似加法器、低部或部分加法器（LOA）和概率全加器（PFA）。从平均误差距离（MED）来看，概率全加器（PFA）在门错误率方面比LOA略有优势，但在可靠性 - 面积权衡方面，由于使用了近似逻辑，LOA更合适。 - **基于机器学习的近似全加器（ML - based）**：该文献设计了1位、2位、4位和8位的基于机器学习的近似全加器，并通过误差距离（ED）、平均误差距离（MED）和归一化平均误差距离（NMED）等参数评估其效率。与精确全加器相比，4位设计在延迟上至少提高了50%，面积上提高了67%。 - **加法器压缩器**：文献展示了8 - 2加法器压缩器的压缩情况，模拟频率为100 MHz。其提出的解决方案可以表示较小的分层版本，较短的关键路径导致其电路的最大工作频率显著提高，但功耗与现有设计相近。加法器压缩器具有较高的容错性，但功耗与精确加法器相似；LOA设计的功耗、面积利用率和延迟较低，但与其他近似全加器相比效率不高。因此，为了新兴技术的发展，提出了一种新的近似加法器——几乎全加器，它与基于机器学习的全加器相比，具有相似的功耗和利用率，同时具有较高的容错性。 |近似加法器类型|优势|劣势| | ---- | ---- | ---- | |低部或部分近似加法器（LOA）|可靠性 - 面积权衡较好|效率相对其他近似全加器不高| |基于机器学习的近似全加器（ML - based）|面积和延迟改善明显| | |加法器压缩器|容错性高|功耗与精确加法器相似| ##### 近似加法器的提出设计 提出了一种名为几乎全加器的近似全加器，通过VIVADO 2015.2软件实现。其设计对传统进位方程进行了修改，只考虑B和C，忽略了进位传统方程的其余部分。 - **几乎全加器的方程** - 求和：Sum = A XOR B XOR C - 进位：Carry = BC - **误差相