现代CPU性能提升技术解析

### 现代CPU性能提升技术解析 #### 1. 现代CPU时钟速度 如今，智能手机和平板电脑的时钟速度通常在800 MHz至1.5 GHz之间，而包括笔记本电脑在内的大型计算机，其时钟速度则在1.5至3.5 GHz甚至更高，以此来实现更高的指令周期率。 #### 2. 提升CPU性能的模型 当前的CPU组织模型采用了三种主要且相互关联的技术，以解决传统CU/ALU模型的局限性并提高性能： - **分离取指单元和执行单元**：将取指 - 执行周期的实现分为两个独立的单元，即取指单元用于检索和解码指令，执行单元用于执行实际的指令操作。这种对CU和ALU组件的简单重组，使得取指 - 执行周期的两个部分能够独立且并发地运行。 - **流水线技术**：采用流水线这种装配线技术，允许指令序列的取指 - 执行周期相互重叠，从而减少完成一条指令所需的平均时间。 - **多个并行执行单元**：为不同类型的指令提供单独的执行单元，这样可以分离具有不同执行步骤数量的指令，以进行更高效的处理。同时，通过将每条指令导向其自己的执行单元，还可以并行执行不相关的指令。在一些CPU中，甚至每种类型都会有多个执行单元。例如，IBM POWER7 CPU有十二个执行单元，具体如下表所示： | 执行单元类型 | 数量 | | ---- | ---- | | 整数单元 | 2 | | 加载/存储单元 | 2 | | 双精度浮点单元 | 4 | | 十进制浮点单元 | 1 | | 分支单元 | 1 | | 条件寄存器单元 | 1 | | 支持向量 - 标量 [高级SIMD] 扩展的向量单元 | 1 | #### 3. 分离取指单元和执行单元 可以想象一个改进后的小人计算机，小人有了一个助手。助手负责从邮箱中取出并解码指令，这样小人就可以专注于依次执行指令。这类似于餐厅的分工，服务员收集顾客的食物订单并交给厨师处理。 当前首选的CPU实现模型将CPU类似地分为两个单元，大致对应于指令周期的取指和执行部分。为了实现最佳性能，这两个部分尽可能独立运行，当然，要认识到指令必须先被取出，然后才能解码和执行。其结构如下mermaid流程图所示： ```mermaid graph LR classDef process fill:#E5F6FF,stroke:#73A6FF,stroke-width:2px; A(取指单元):::process --> B(指令取指单元):::process A --> C(指令解码单元):::process B --> D(总线接口单元):::process D --> E(总线到内存):::process C --> F(执行单元):::process F --> G(算术逻辑单元):::process F --> H(执行控制单元):::process D --> I(寻址单元):::process I --> F ``` 取指单元由指令取指单元和指令解码单元组成。取指单元根据指令指针（IP）寄存器中存储的当前地址从内存中取出指令，并且设计为可以并行取出多条指令。IP寄存器实际上起到了程序计数器的作用，但使用不同的名称是为了强调管道中同时存在多条指令。总线接口单元提供通过总线寻址内存所需的逻辑和内存寄存器。指令取出后会被保存在缓冲区中，直到可以解码和执行。保存的指令数量取决于每条指令的大小、内存总线和内存数据寄存器的宽度以及缓冲区的大小。随着指令的执行，取指单元会利用总线空闲的时间，尝试使缓冲区充满指令。现代内存总线通常足够宽且速度足够快，不会限制指令的检索。 取指单元缓冲区中的指令会被发送到指令解码单元。解码单元识别操作码，确定指令的类型。如果指令集由可变长度的指令组成，它还会确定特定指令的长度。然后，解码器将完整的指令及其操作数组装好，准备执行。 执行单元包含算术/逻辑单元和控制单元的一部分，该部分