从零开始讲PCIe（11）——数据链路层介绍

最新推荐文章于 2025-06-18 00:19:50 发布
最新推荐文章于 2025-06-18 00:19:50 发布
阅读量1.2k 收藏 21
点赞数 18
CC 4.0 BY-SA版权
分类专栏： FPGA接口开发 文章标签： fpga开发 fpga PCIe
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/apple_53311083/article/details/142727597

一、概述

        数据链路层这一层的逻辑是用来负责链路管理的，它主要表现为 3 个功能TLP 错误纠正、流量控制以及一些链路电源管理。它是通过如图 2-24 所示的DLLP（Data Link Layer Packet）来完成这些功能的。

二、DLLPs 数据链路层包（Data Link Layer Packet）

        DLLPs（数据链路层数据包）在链路上两个相邻设备的数据链路层之间传输，事务层对此类数据包并不知晓。DLLPs仅在相邻设备之间传递，并不会被路由到其他地方。与TLP（事务层数据包）相比，DLLPs的体积很小（始终只有8字节），这是一个优势，因为它们属于维持链路协议的开销，较小的大小有助于减少资源消耗。

2.1 DLLP组包

了解本专栏 订阅专栏 解锁全文 超级会员免费看
从零开始讲PCIe（10）——事务层介绍
apple_53311083的博客
10-06 1499
当数据包在各个路由设备（称为服务点）中传递时，数据包的出口端口将被锁定，意味着在路径解锁之前，任何其他数据包都无法沿该方向传递。这种锁定机制最早在PCI规范中提出，原因是当时的规范编写者预计PCI有可能取代处理器总线，因此在PCI规范中加入了处理器在总线上可能需要执行的操作（如锁定事务）的支持。如果完成方在处理过程中遇到问题，它将返回一个没有数据的锁定完成数据包（因为原始的读取请求应该会返回数据，如果没有数据就意味着出现了问题），并且状态字段会指示该错误的相关信息。内存读取请求中的一个重要部分是目标地址。
从零开始讲PCIe（7）——PCIe总线基本概念
apple_53311083的博客
10-06 1796
PCI Express（PCIe）代表了从前代并行总线模型的重大转变。作为一种串行总线，它在设计上与早期的串行技术（如InfiniBand或Fibre Channel）更为相似，但在软件上保持了与PCI的完全向后兼容性。与许多高速串行传输一样，PCIe采用了双向通信，能够同时发送和接收信息。
PCIe专题学习——3.1（数据链路层DLLP结构及类型）
笨蛋大乌龟的博客
08-21 979
附录：DLLP详细列表。
PCIE——数据有效位判定
beisu的博客
06-20 1559
基于FPGA设计PCIE接口——PCIE和CPU之间通信，当FPGA发送一个存储器读请求（MRd）后，将收到CPU返回的带数据读完成报文（Cpld）。根据带宽的不同，接口数据位宽可以选择为64bit、128bit、256bit。在PCIE协议中，数据传输最小单位是双字（DW），所以FPGA收到Cpld报文后需要判断数据的哪个双字有效。Cpld报文的TLP头部长度为3DW。1. 接口数据位宽为64b...
PCIe(三)TLP数据包格式
最新发布
m0_58427556的博客
06-18 1324
在PCIe协议中，有三类数据包。分别是事务层的TLP（Transaction Layer Packet）、数据链路层的DLLP（Data Link Layer Packet）和 物理层的Ordered Set(有序集)。简单介绍一下Ordered Set, 不同于TLP/DLLP，他没有起始/结束字符，直接由物理层解析，不通过事务层或数据链路层，仅在相邻设备的物理层之间传输，主要用于链路初始化、训练和电源管理等关键功能等。
PCIE各种包结构及常用资料汇总
sdbzlh的专栏
08-26 1万+
一、Memory Read包 本系统中：CPU会发出Read包。 1、CPU发过来的包格式    Field Name Header Byte/Bit Function Length [9:0] Byte 3 Bit 7:0 Byte 2 Bit 1:0 单位是DW Attr (
PCIE 消息包之CPL及状态种类
m0_61703043的博客
06-23 2504
Request Retry Statys，需要重新发生请求。在Gen6之前叫CRS，即Configuration Request Retry Status，PCIe 6.0 的 DMWR也支持请求重传，所以把configuration去掉了。发出的所有PCIe Rd、NPWR、Atomic请求及PCIE 6.0的DWMR请求均需要Completer返回CPL/CPLD，CPL/CPLD中含有Cpl.Status字段，指示完成情况。，Unsupported Request，不支持的请求。
PCIE总线理解笔记
热门推荐
qq_42254853的博客
10-24 3万+
基本介绍 PCI的EP和RC分别对应从模式和主模式，普通的PCI RC主模式可以用于连接PCI-E以太网芯片或PCI-E的硬盘等外设。RC模式使用外设一般都有LINUX 驱动程序，安装好驱动基本都能正常使用。但是对于SOC芯片本身能做EP有能做RC 两者如何互相通信可能就需要对PCIE的使用和基本原理有所了解才能较好的使用。 先了解几个定义： TLP TLP（Transaction Layer Packet）据包的描述被定义为事务层数据包 (TLP)，它与 ​​PCIe 的最上层有关。数据链路层负责
二、PCIE的TLP包的封包解包原理
k7126685的博客
03-08 3417
熟悉 PCIE 的组建包的过程，以及内部的字段细节的定 义，掌握如何发送接收 Mrd（memory read TLP）、 Mwr（Memory write TLP）、Cpl （Completion TLP）和 Cpld（Completion with data TLP）命令包，深入理解 PCIE 底层协议工作过程
从零开始讲PCIe（0）——外设与外设总线
apple_53311083的博客
10-03 1340
凭借这些优势，PCI很快成为PC中标准的外围总线。ISA总线适用于设计时的286 16位设备，但对于更新的32位设备及其外设而言，ISA在带宽和功能上都有所不足，尤其是即插即用等改进功能的需求日益增加。这些设备可以是输入设备、输出设备、存储设备或通信设备等，外设（外围设备）通过输入、输出、存储和通信等方式帮助计算机与用户和其他设备进行交互，使计算机成为更通用、更灵活的工具。这种演变反映了技术上的妥协和改进：为了支持更高的传输速度和频率，必须减少总线上的设备数量或者改进总线架构，如从共享总线转向点对点互连。
从零开始讲PCIe（8）——PCIe拓扑与组件
apple_53311083的博客
10-06 2195
从软件角度来看，根复合体内部的总线结构会被认为是一个标准的PCI总线，尽管实际上可能并不是物理的PCI总线，但它被设计为对软件呈现为PCI拓扑的一部分，以保持与旧版PCI软件的兼容性。这是由于其使用了非常高的传输速度。无论是根复合体内部的总线，还是交换机的多个端口，系统会通过与PCI相似的方式将其呈现给软件，使得传统的PCI枚举和配置流程能够继续使用。总体而言，根复合体不仅在物理上位于PCIe拓扑的顶部，而且在逻辑上也是整个PCIe系统的控制中心，它与系统中的所有PCIe设备建立连接，协调它们之间的通信。
PCIe系列第六讲、PCIe的数据链路层
mabin2005的专栏
08-06 2362
本章将着重讲述TLP的数据链路层组成与操作，上一篇更新应该为第五讲，数据链路层位于事务层和物理层之间，使用容错和重传机制保证了数据传输的完整性和一致性，此外，数据链路层还需要对PCIe链路层进行监控和管理。 数据链路层的组成 数据链路层由发送和接收两部分组成，其中，数据链路层接收部件组成为： 1）、ACK/NAK DLLP发送逻辑 2）、“Error Check”逻辑 3）、TLP接收逻辑 发送部件组成： 1）、ACK/NAK接收逻辑 2）、Replay Buffer 3）、TLP发送逻辑
PCIE协议-3-数据链路层规范-流控初始化协议
意大利炮修理师的博客
05-20 1470
在电源启动或互连复位后开始正常操作之前，必须初始化默认虚拟通道VC0的流量控制（见第6.6节）。此外，当额外的虚拟通道（VCs）被启用时，在使用每个新启用的VC之前，必须完成流量控制初始化过程（见第2.6.1节）。本节描述了所有VCs使用的初始化过程。请注意，由于VC0在所有其他VCs之前被启用，因此在VC0初始化之前，不会有任何类型的TLP流量处于活动状态。然而，当额外的VCs正在被初始化时，通常其他已经启用的VCs上会有TLP流量。这种流量对额外VCs的初始化过程没有直接影响。
PCIE协议-4-逻辑物理层-8.0 GT/s及更高数据速率编码
意大利炮修理师的博客
05-27 2761
当PCI Express链路以8.0 GT/s或更高的数据速率运行时，它使用本小节中描述的编码规则：128b/130b编码。为了向后兼容，链路最初在2.5 GT/s数据速率下使用8b/10b编码进行训练到L0，如第4.2.1节所述，然后当数据速率更改为8.0 GT/s或更高时，使用128b/130b编码。128b/130b编码是一种链路范围内的数据包机制和每个通道的块码以及扰乱。数据传输的基本单位是一个8位数据字符，称为符号，如图4-11和图4-12所示。
PCIe系列专题之三：3.2 数据链路层Ack/Nak机制解析
存储随笔
09-26 3505
(7) Device A端接收到Sequence ID=0对应的Ack DLLP之后，重新发送TLP 1和TLP2，并且将Sequence ID=0之前的TLPs(4094,4095,0)全部从Retry Buffer里面清除。(3) TLP 4095第二个被成功接收，返回Ack DLLP给Device A, 同时Next_RCV_SEQ加1(也就是=0，因为4095+1超过了Next_RCV_SEQ的最大取值4095，从0开始记)。这个情况下，正确接收TLP，并将TLP传送至上次事务层。
PCIe扫盲——DLLP（数据链路层包）详解
kunkliu的博客
07-02 3713
转载地址：http://blog.chinaaet.com/justlxy/p/5100053467 首先说明一下，在本次连载的博文中，DLLP一般指的是由发送端的数据链路层发送，接收端的数据链路层接收的数据包，其和事务层（Transaction Layer）一般没有什么关系。本文将要介绍的DLLP指的正是这样的数据包，其一般用于Ack/Nak机制、功耗管理、Flow Control（流量控制）...
PCIe扫盲——TLP路由（Routing）基础
kunkliu的博客
07-01 4143
转载地址：http://blog.chinaaet.com/justlxy/p/5100053323 首先来分析一个例子，如下图所示： 当包（Packet）到达Switch的输入端口（Ingress Port）时，端口首先会检查包是否有错误，然后根据包的路由（Routing）信息，来做出以下三种处理方式之一： 1、 接受这个包，并自己（Switch）使用它（Internal Use）； ...
4.1 PCIe总线的基础知识
kyokowl的专栏
11-11 4159
4.1 PCIe总线的基础知识 与PCI总线不同，PCIe总线使用端到端的连接方式，在一条PCIe链路的两端只能各连接一个设备，这两个设备互为是数据发送端和数据接收端。PCIe总线除了总线链路外，还具有多个层次，发送端发送数据时将通过这些层次，而接收端接收数据时也使用这些层次。PCIe总线使用的层次结构与网络协议栈较为类似。 4.1.1 端到端的数据传递 PCIe链路使用“端
pcie 数据链路层
03-20
### PCIe 数据链路层功能与协议实现详解 #### 数据链路层概述 PCIe 的数据链路层位于物理层和事务层之间，起到承上启下的作用[^4]。它主要负责确保 TLP（Transaction Layer Packet）在链路上的可靠传输，并通过一...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

apple_ttt

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值